网络工程师考试知识点_02

发表于 分类于 本文字数： 11k 阅读时长 ≈ 10 分钟
这篇文档主要介绍了网络工程师考试的知识点，涵盖了计算机存储与中断、项目管理与网络图表、网络设备与协议、网络传输、结构化布线系统、xDSL....
head-img

一、事务：

  • 原子性：事务包含的操作要么全部成功，要么全部失败回滚。
  • 一致性：事务执行前后都必须处于一个一致性状态。
  • 隔离性：多事务并发执行，任一事务更新操作到成功提交的过程，对其他事务都是不可见的。
  • 持久性：事务一经提交，对数据库数据的改变是永久性的。

二、寄存器：

  • 程序计数器：存放指令地址。
  • 状态寄存器：记录运算中产生的标志信息。
  • 通用寄存器：运算时暂存操作数、地址。
  • 累加器：数据寄存器，运算中暂存操作数和中间结果，数据不长存。

CPU在一个总线周期结束时响应DMA请求。
加法器是算术逻辑单元的部件。
在程序执行过程中，cache与主存的地址映像由硬件自动完成。
补码自带符号位，0是唯一的，n位二进制编码可以表示2n个不同的数。
浮点数表示为阶和尾数两部分。两浮点数相加，先对阶，即将小阶向大阶对其，同时将尾数右移n位。
指令寄存器位数取决于指令字长。
为了便于多级中断，使用堆栈保护断点和现场最有效。

三、存储器分类：

  • 位置：内存、外存。
  • 材料：磁存储器、半导体存储器、光存储器。
  • 工作方式：读写存储器、只读存储器。
  • 访问方式：按地址访问、按内容访问。
  • 寻址方式：随机存储器、顺序存储器、直接存储器。

四、指令集：

  1. 概念：
    • RISC（Reduced Instruction Set Computer）：即精简指令集计算机。它的设计理念是通过简化指令系统，使计算机的硬件结构更简单、更规则。指令集的指令数量较少，格式相对简单且长度固定，每条指令的执行时间较短。
    • CISC（Complex Instruction Set Computer）：是复杂指令集计算机。它的指令系统较为复杂，包含大量不同功能和复杂程度的指令，指令格式多样，长度可变，能完成复杂多样的操作。
  2. 指令特点：
    • RISC：
      • 指令数量通常较少，一般在几十条到一百多条之间。这些指令的功能比较单一，例如加法指令就只进行加法操作。
      • 指令格式简单且固定，有利于指令的快速译码和执行。
    • CISC：
      • 指令数量很多，可能包含几百条甚至上千条指令。它有各种功能强大的指令，比如可以一条指令完成从内存中读取数据、进行复杂运算并且存储结果的操作。
      • 指令格式多样且长度可变。这是为了适应各种复杂指令的需求，但也使得指令的译码过程相对复杂，因为硬件需要花费更多时间来识别指令的具体格式和操作内容。
  3. 性能特点：
    • RISC：
      • 由于指令简单、格式固定，RISC 处理器可以采用流水线技术来高效地执行指令。
      • 执行速度通常较快，尤其是对于简单、重复的任务，如数值计算等。
    • CISC：
      • CISC 处理器的优势在于可以用较少的指令完成复杂的任务。例如在处理复杂的图形绘制或者文件系统操作时，它可以通过一条复杂指令完成多个简单指令的功能，从而减少程序的指令数量。
      • 但是，由于指令复杂，其执行速度可能会受到影响。复杂指令的译码和执行需要更多的硬件资源和时间，而且指令长度可变也会对指令读取和存储产生一定的干扰。
  4. 硬件实现复杂度：
    • RISC：
      • 硬件结构相对简单。因为指令集简单，处理器的控制单元设计比较规则，不需要复杂的微代码（微代码是一种用于解释和执行复杂指令的底层代码）生成电路。例如，在 RISC 处理器中，控制单元可以通过简单的逻辑电路来直接控制指令的执行流程。
      • 寄存器数量通常较多，这有助于提高数据的处理速度。数据可以快速地存储在寄存器中，减少了频繁访问内存的次数，因为访问寄存器比访问内存要快得多。
    • CISC：
      • 硬件实现复杂。由于指令集复杂，CISC 处理器需要复杂的控制单元和微代码生成电路来处理各种不同类型的指令。这些电路的设计和实现难度较大，需要更多的芯片面积和功耗。
      • 寄存器数量可能相对较少，因为一些复杂指令可以直接在内存和运算单元之间进行操作，对寄存器的依赖程度相对较低。
  5. 应用场景：
    • RISC：
      • 在嵌入式系统中应用广泛，如手机、平板电脑等移动设备中的处理器。这些设备通常需要高效地处理简单、重复的任务，如音频视频播放、图形显示等，RISC 处理器的快速执行和低功耗特点非常适合这些应用。
      • 也用于高性能计算领域，特别是在处理大量数据的并行计算任务时，RISC 处理器的流水线技术和多核心架构可以发挥优势。
    • CISC：
      • 在传统的桌面计算机和服务器中仍然有应用。因为这些系统需要运行各种复杂的软件，包括操作系统、数据库管理系统等，CISC 处理器的复杂指令可以更高效地处理这些软件中的复杂操作。

五、内存存储容量：

  • 内存按字节编址，从A1000H–>B13FFH的区域，存储容量为65KB。
  • 结束地址与起始地址差值加1为存储单元个数：B13FFH-A1000H+1=10400H，转为十进制：65536+1024=64KB+1KB=65K。

六、周期：

  • 计算机操作的最小时间单位：时钟周期。
  • 一个指令周期需要多个时钟周期。
  • 一个机器周期（CPU周期）完成一个计算机基本操作的时间，需要多个时钟周期。

七、CPU 与外设间通信：

  1. 程序中断方式：

    • 某一外设的数据准备就绪后，它“主动”向CPU发出中断请求信号，请求CPU暂时中断目前正在执行的程序转而进行数据交换；

    • 当CPU响应这个中断时，便暂停运行主程序，自动转去执行该设备的中断服务程序；

    • 当中断服务程序执行完毕（数据交换结束）后，CPU又回到原来的主程序继续执行。

  2. 程序查询方式：

    • CPU 不断地查询外部设备的状态寄存器，以确定设备是否准备好进行数据传输。
    • 例如，在从磁盘读取数据时，CPU 会周期性地检查磁盘控制器的状态位，看数据是否已经准备好被读取。
    • 如果状态位显示数据未准备好，CPU 就继续查询；
    • 如果准备好了，CPU 就开始读取数据。（CPU 利用率很低）。

  3. 直接存储器访问（DMA）方式：

    • DMA 控制器可以在不需要 CPU 干预的情况下，直接在外部设备和内存之间进行数据传输。

    • 在传输数据之前，CPU 需要对 DMA 控制器进行初始化，设置好传输的起始地址、数据长度、传输方向等参数。

    • 例如，在从硬盘读取大量数据到内存时，DMA 控制器会接管总线控制权，按照预先设定的参数，将硬盘中的数据直接传输到内存指定区域，期间 CPU 可以去处理其他任务。（硬件成本相对较高）。

  4. 通道方式：

    • 通道是一种特殊的处理机，它可以独立于 CPU 执行通道程序，专门负责管理和控制外部设备与内存之间的数据传输。

    • 通道有自己的指令系统，可以理解为是一个 “小 CPU”，用于执行通道程序。

    • 例如，在大型计算机系统中，磁带机的大量数据读写可以由通道来完成。

    • CPU 将通道程序（包括数据传输的起始地址、长度、操作类型等信息）发送给通道，通道就按照程序指令进行操作，而 CPU 可以去做其他工作。（硬件和软件实现都比较复杂，成本较高）。

八、指令流水线：

  1. 基本概念：

    • 指令流水线是将指令的执行过程分解为多个阶段，如取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回（WB）等阶段。每个阶段由专门的硬件电路来处理，不同指令的不同阶段可以在同一时间内重叠执行，提高指令的执行效率。

  2. 计算指标：

    • 吞吐率（Throughput）：
      • 定义：单位时间内执行的指令数。它是衡量流水线性能的一个重要指标。
      • 计算公式：吞吐率 $TP=\frac{n}{T_k}$，其中 $n$ 是执行的指令数，$T_k$ 是处理 $n$ 条指令所用的时间。在理想情况下（各阶段时间相等且无流水线停顿），如果流水线的时钟周期为 $T$，流水线阶段数为 $k$，则执行 $n$ 条指令的时间 $T_k=(k + n - 1)T$，所以理想吞吐率 $TP=\frac{n}{(k + n - 1)T}$。当 $n$ 很大时，$TP\approx\frac{1}{T}$。
      • 示例：假设有一个5阶段（$k = 5$）的流水线，时钟周期 $T = 1ns$，要执行100条指令（$n = 100$）。按照公式计算，$T_k=(5 + 100 - 1)\times1ns = 104ns$，则吞吐率 $TP=\frac{100}{104ns}\approx0.96\times10^9$ 条指令/秒。
    • 加速比（Speed - up）：
      • 定义：非流水线执行时间与流水线执行时间之比。它反映了流水线相对于非流水线方式在性能上的提升程度。
      • 计算公式：设非流水线方式执行一条指令的时间为 $T_0$，流水线的时钟周期为 $T$，流水线阶段数为 $k$，则加速比 $S=\frac{nT_0}{(k + n - 1)T}$。在理想情况下，当各阶段时间相等且 $T = \frac{T_0}{k}$ 时，对于大量指令（$n\gg k$），加速比 $S\approx k$。
      • 示例：假设非流水线方式执行一条指令需要 $10ns$（$T_0 = 10ns$），采用一个4阶段（$k = 4$）的流水线，且每个阶段时间相等，那么流水线的时钟周期 $T=\frac{10ns}{4}=2.5ns$。如果要执行1000条指令（$n = 1000$），非流水线执行时间为 $1000\times10ns = 10000ns$，流水线执行时间 $T_k=(4 + 1000 - 1)\times2.5ns = 2507.5ns$，加速比 $S=\frac{1000\times10ns}{2507.5ns}\approx3.99$。
    • 效率（Efficiency）：
      • 定义：流水线的设备利用率。它是指流水线中各功能段的实际使用时间与整个运行时间之比。
      • 计算公式：在理想情况下（各阶段时间相等），效率 $E=\frac{n}{k(k + n - 1)}$。当 $n$ 很大时，$E\approx\frac{1}{k}$。
      • 示例：同样是上述4阶段（$k = 4$）的流水线，执行1000条指令（$n = 1000$），根据公式计算效率 $E=\frac{1000}{4\times(4 + 1000 - 1)}\approx0.25$。

  3. 指令流水线操作周期为“瓶颈”段所需时间。（最大操作时间段）。

九、指令执行时间：

  1. 顺序方式执行时间计算：

    • 在顺序执行方式下，每条指令都要依次经过取指令、分析和执行这三个阶段，上一条指令执行完所有阶段后，下一条指令才开始执行。

    • 每条指令执行总时间：

    • 执行一条指令时间为取指、分析和执行三个阶段时间之和，即：[4\triangle t + 2\triangle t + 3\triangle t = 9\triangle t]

    • 计算600条指令执行总时间：

    • 由于是顺序执行，执行完(600)条指令所需的总时间就是一条指令执行时间乘以指令的条数，即：[9\triangle t×600 = 5400\triangle t]

  2. 流水线方式执行时间计算：

    • 在流水线执行方式下，不同指令的不同阶段可以重叠进行，就像工厂的流水线一样，各个阶段同时开展工作。

    • 确定流水线的阶段数及各阶段时间：

    • 本题中流水线分为取指令、分析和执行这(3)个阶段，对应的时间分别为(4\triangle t)、(2\triangle t)、(3\triangle t)。

    • 计算第一条指令进入流水线到最后一条指令流出流水线的时间：

      • 对于流水线，执行(n)条指令所需的总时间可以用公式(T = (k + n - 1)×\Delta t_{max})来计算（其中(k)是流水线的阶段数，(n)是指令的条数，(\Delta t_{max})是流水线各阶段中时间最长的那个阶段所用时间）。

      • 在本题中，k = 3，n = 600，(\Delta t_{max}= 4\triangle t)，将这些值代入上述公式可得：
        $$
        [T = (3 + 600 - 1)×4\triangle t]
        [=(602)×4\triangle t]
        [= 2408\triangle t]
        $$

十、中断响应时间：

  • CPU 中断响应时间是指从 CPU 检测到中断请求信号到开始执行中断服务程序的第一条指令所需要的时间。

十一、机器指令寻址方式：

  1. 立即寻址：
    • 定义：操作数直接包含在指令中，作为指令的一部分。
    • 特点和用途：优点是指令执行速度快，因为不需要额外的访存操作来获取操作数，它常用于给寄存器赋初值等操作。
  2. 直接寻址
    • 定义：指令的操作数部分直接给出操作数在内存中的地址。
    • 特点和用途：直接寻址方式简单直观，能直接访问内存中的数据。但是，它只能访问固定的内存单元。
  3. 间接寻址
    • 定义：指令中给出的是存放操作数地址的存储单元的地址。
    • 特点和用途：这种寻址方式增加了地址的灵活性。通过改变存放操作数地址的寄存器内容，可以方便地访问不同的内存单元。
  4. 寄存器寻址
    • 定义：操作数存放在寄存器中，指令直接指定寄存器来获取操作数。
    • 特点和用途：寄存器寻址的速度非常快，因为寄存器位于CPU内部，数据访问速度比内存快得多。这种寻址方式常用于在CPU内部的寄存器之间进行数据传输和操作。
  5. 寄存器间接寻址
    • 定义：操作数的地址存放在寄存器中，通过寄存器间接获取操作数的地址。
    • 特点和用途：结合了寄存器寻址的速度优势和间接寻址的灵活性。它在处理数组和缓冲区等数据结构时非常有用。
  6. 相对寻址
    • 定义：以程序计数器（PC）或指令指针（IP）的当前内容为基地址，加上指令中给出的偏移量来形成操作数的有效地址。
    • 特点和用途：主要用于程序的分支和循环结构中。它的优点是代码的可移植性较好，因为相对地址不依赖于程序在内存中的绝对位置。
  7. 基址寻址
    • 定义：将CPU中的基址寄存器（如8086中的BX或BP）的内容与指令中给定的偏移量相加，得到操作数的地址。
    • 特点和用途：可以方便地访问一片连续的内存区域。这种寻址方式常用于访问数组、结构体等数据结构，其中基址寄存器可以指向数据结构的起始地址，偏移量用于访问内部的元素。
  8. 变址寻址
    • 定义：以变址寄存器（如8086中的SI或DI）的内容为基础，加上指令中给定的偏移量来确定操作数的地址。
    • 特点和用途：与基址寻址类似，变址寻址也用于访问连续的内存区域。它的特点是变址寄存器的内容可以在程序执行过程中动态变化，常用于循环访问数组元素。

十二、Flynn分类法：

Flynn于1972年提出计算平台分类法主要根据指令流和数据流来分类，分为四类：

  1. 单指令流单数据流机器（S1SD)：

    • SISD机器是一种传统的串行计算机，它的硬件不支持任何形式的并行计算，所有的指令都是串行执行。并且在某个时钟周期内，CPU只能处理一个数据流。

  2. 单指令流多数据流机器（SIMD)：

    • SIMD是采用一个指令流处理多个数据流。这类机器在数字信号处理、图像处理，以及多媒体信息处理等领域非常有效。
    • Intel处理器实现的MMXTM、SSE (Streaming SIMD Extensions)、SSE2及SSE3扩展指令集，都能在单个时钟周期内处理多个数据单元。也就是说人们现在用的单核计算机基本上都属于SIMD机器。

  3. 多指令流单数据流机器(MISD)：

    • MISD采用多指令流处理单个数据流。实际情况中，用多指令流处理多数据流才是更有效的方法，因此MISD只作为理论模型出现，没投入实际应用。

  4. 多指令流多数据流机器(MIMD)：

    • MIMD机器可以同时执行多个指令流，这些指令流分别对不同数据流进行操作。

十三、图像数据量：

  1. 计算数据量的公式：

    • 图像数据量 = 图像水平分辨率×图像垂直分辨率×像素深度（单位为位）÷ 8（单位转换为字节）。
      • 图像水平分辨率和垂直分辨率：分别表示图像在水平和垂直方向上所包含的像素数量。
      • 像素深度：指存储每个像素所用的位数。对于真彩色图像，像素深度为24位（因为每个像素有3个基色分量，每个分量8位）。

  2. 计算示例

    • 假设有一幅真彩色图像：800600px，像素深度为24位，根据上述公式计算其数据量：
      $$
      [
      \begin{align      }
      &800×600×24÷8\
      =&800×600×3\
      =&480000×3\
      =&1440000字节
      \end{align*}
      ]

      [1440000÷1024÷1024≈1.37MB]
      $$

十四、CPI、MIPS、PCI、MFLOPS：

  • CPI（Cycles Per Instruction）：每条指令执行所需的时钟周期数。它是衡量计算机性能的一个重要指标，反映了CPU执行指令的效率。
    $$
    CPI = \frac{CPU执行程序所用的时钟周期数}{程序包含的指令数}
    $$

  • MIPS（Million Instructions Per Second）：表示计算机在一秒钟内能够执行的指令数量，单位是百万条指令/秒。用于衡量计算机的运算速度。
    $$
    MIPS = \frac{指令数}{执行时间\times10^{6}}
    $$

  • PCI（Peripheral Component Interconnect）：外围部件互连，是一种计算机局部总线标准。

    PCIe版本 单通道传输速率（GT/s） 编码方式 单通道有效数据传输速率（Gbps） x16模式总带宽（Gbps）
    1.0 2.5 8b/10b 2 32
    2.0 5 8b/10b 4 64
    3.0 8 128b/130b 约7.88 约126
    4.0 16 128b/130b 约15.75 约252
    5.0 32 128b/130b 约30.5 约488
    6.0 64 新编码和信号传输技术 大幅提升 -

  • MFLOPS（Million Floating - Point Operations Per Second）：每秒百万次浮点运算数，主要用于衡量计算机在浮点运算方面的性能。
    $$
    MFLOPS = \frac{浮点运算次数}{执行时间\times10^{6}}
    $$

十五、WLAN标准：

标准 频段 最大数据速率 调制方式 特点
802.11a 5GHz 54Mbps OFDM（正交频分复用） 传输速率较高，但传输距离相对较短，受障碍物影响较大，频段干扰相对较少
802.11b 2.4GHz 11Mbps DSSS（直接序列扩频） 传输距离较远，但速率较低，频段容易受到干扰，是早期广泛使用的标准之一
802.11g 2.4GHz 54Mbps OFDM（正交频分复用） 与802.11b兼容，在2.4GHz频段实现了较高的数据传输速率，应用较为广泛
802.11n 2.4GHz和5GHz 600Mbps MIMO - OFDM（多输入多输出 - 正交频分复用） 采用MIMO技术，提高了传输速率和传输距离，同时在两个频段都能工作，兼容性较好
802.11ac 5GHz 理论上可达6.93Gbps（实际应用中速率因多种因素降低） OFDM（正交频分复用）等高级调制技术 主要工作在5GHz频段，进一步提高了传输速率，支持更宽的频带和更多的空间流，适合高清视频传输等高速应用场景
802.11ax（Wi - Fi 6） 2.4GHz和5GHz 理论上可达9.6Gbps OFDMA（正交频分多址）等新技术 采用新技术提升频谱效率、降低延迟，支持更多设备同时连接，在密集用户环境下性能出色，适用于智能家居等多设备场景
802.11be（Wi - Fi 7） 2.4GHz、5GHz和6GHz 理论上可达46Gbps 进一步优化的调制和多址接入技术 新增6GHz频段资源，提供更高的传输速率、更低的延迟和更好的可靠性，有望满足未来虚拟现实、8K视频等高带宽需求应用

十六、微波：

微波分类 频率范围 波长范围 频带名称 应用场景 特点
分米波（UHF） 300MHz - 3GHz 1m - 10cm 特高频（Ultra - High Frequency） 广播电视信号传输、移动通信（如GSM网络部分频段）、无绳电话 传播特性近似于光波，沿直线传播，绕射能力弱，但在建筑物内的穿透能力相对较好；能被电离层反射，受气象条件影响相对较小
厘米波（SHF） 3GHz - 30GHz 10cm - 1cm 超高频（Super - High Frequency） 卫星通信、雷达（如气象雷达、防空雷达）、无线局域网（如Wi - Fi 5GHz频段） 频率较高，带宽较宽，能实现较高的数据传输速率；方向性好，能量集中，但传播损耗比分米波大，易受雨雾等天气影响
毫米波（EHF） 30GHz - 300GHz 1cm - 1mm 极高频（Extremely - High Frequency） 5G毫米波通信、高速短距离通信（如部分短距数据传输设备）、毫米波雷达（用于汽车自动驾驶等） 频带宽，可利用的频谱资源丰富；波束窄，方向性极强，可实现高精度的定位和探测；但传播损耗大，传输距离短，对障碍物遮挡非常敏感
丝米波 300GHz - 3THz 1mm - 0.1mm 太赫兹（Terahertz） 安检成像（如人体安检仪）、材料无损检测、高速通信（实验阶段） 位于毫米波和红外线之间的频段，兼具两者部分特性；具有高穿透性和高分辨率成像能力，但技术实现难度较大，信号衰减较为严重

十七、CRC校验（循环冗余校验）：

  1. 基本原理：

    • CRC校验是一种基于多项式除法的错误检测方法。发送方和接收方事先约定一个生成多项式（如CRC - 16、CRC - 32等）。发送方将待发送的数据看成一个多项式的系数序列，用这个数据多项式除以生成多项式，得到的余数就是CRC校验码。将校验码附加在原始数据后面一起发送。

    • 例如，对于一个简单的生成多项式$G(x)=x^3 + x + 1$（对应的二进制数为1011），假设要发送的数据为1010。将1010看作多项式$M(x)=x^3 + x$，在数据后面添加3个0（因为生成多项式最高次幂为3），得到1010000。用1010000除以1011（模2除法），得到余数为011，这个011就是CRC校验码。发送的数据就是1010011。

  2. 计算步骤：

    • 步骤一：确定生成多项式和数据多项式。根据应用场景和通信协议选择生成多项式，将发送的数据表示为多项式形式。

    • 步骤二：数据多项式左移。将数据多项式左移生成多项式最高次幂的位数，在低位补0。

    • 步骤三：进行模2除法。用左移后的多项式除以生成多项式，模2除法的规则是减法不借位，即异或运算。

    • 步骤四：得到校验码和发送数据。除法运算得到的余数就是CRC校验码，将校验码附加在原始数据后面作为发送数据。

  3. 校验过程：

    • 接收方收到数据后，用接收到的数据（包括原始数据和CRC校验码）除以相同的生成多项式。如果余数为0，则认为数据没有错误；如果余数不为0，则说明数据在传输过程中出现了错误。

  4. 应用场景：

    • CRC校验广泛应用于数据存储和数据通信领域。在数据存储中，如硬盘、U盘等存储设备写入数据时计算CRC校验码，读取数据时进行校验，以检测数据是否因存储介质损坏等原因出现错误。在数据通信中，像以太网、蓝牙等通信协议都使用CRC校验来检测传输过程中的数据错误，确保数据的完整性。

十八、二进制指数退避算法：

  1. 基本原理：

    • 二进制指数退避算法主要用于解决在共享介质（如以太网）的网络环境中，多个设备同时发送数据产生冲突后的重发问题。当发生冲突时，每个发送设备随机选择一个等待时间，这个等待时间是一个时隙（时间片）的整数倍，时隙的大小是固定的。

    • 例如，第一次发生冲突后，设备随机选择等待0或1个时隙后重发；如果再次冲突，就随机选择等待0、1、2或3个时隙后重发；每冲突一次，等待时间的上限就成倍增加，这个倍数是2的指数形式，所以称为二进制指数退避。

  2. 计算步骤：

    • 步骤一：确定冲突次数。设备检测到发送数据时发生冲突的次数。

    • 步骤二：计算等待时隙范围。根据冲突次数$n$，计算等待时隙的范围是$[0,2^n - 1]$。例如，第一次冲突$n = 1$，等待时隙范围是$[0,1]$；第二次冲突$n = 2$，范围是$[0,3]$。

    • 步骤三：随机选择等待时间。在计算出的等待时隙范围内随机选择一个值$k$，设备等待$k$个时隙后再尝试发送数据。

  3. 应用场景：

    • 该算法主要应用于以太网等采用CSMA/CD（载波监听多路访问/冲突检测）协议的网络中。在这种网络环境下，多个节点共享传输介质，通过二进制指数退避算法可以有效减少冲突的再次发生概率，提高网络的稳定性和传输效率。例如，在一个办公室的局域网中，多台计算机通过以太网连接到交换机，当计算机同时发送数据产生冲突时，就会使用二进制指数退避算法来重发数据。

十九、ipconfig参数表格：

参数 描述
/all 显示完整的TCP/IP配置信息，包括IP地址、子网掩码、默认网关、DNS服务器地址、物理（MAC）地址等所有网络适配器的详细信息。
/release 释放通过DHCP（动态主机配置协议）获取的IP地址。
/renew 向DHCP服务器请求更新IP地址。通常在使用/release释放IP地址后，或者当网络连接出现异常需要重新获取有效的IP配置时使用。
/flushdns 清除本地DNS缓存。
/displaydns 显示本地DNS缓存的内容。用于查看当前系统缓存的DNS记录，了解哪些域名已经被解析并存储在本地缓存中。

二十、RAID：

RAIA级别 特点 磁盘利用率
RAID 0 数据条带化分布在多个磁盘上，无数据冗余，读写效率高，但一个磁盘损坏会导致所有数据丢失。
最少需要两块盘。		 100%
RAID 1 将数据同时写入两个或多个磁盘，实现数据完全镜像备份，提供高数据冗余，但磁盘利用率低，写性能相对较差。
最少需要两块盘，盘数需为偶数。		 50%
RAID 3 一块盘单独做奇偶校验盘，其余盘做RAID 0，数据以位或字节为单位分散存储在数据盘中，校验盘用于存储奇偶校验信息。
读写效率高，一定程度上提供数据冗余，但校验盘损坏后无法恢复数据。
最少需要三块盘。		 $(n - 1) / n$，其中$n$为磁盘总数，当$n = 3$时，利用率约为66.7%
RAID 5 数据和奇偶校验数据分布在所有磁盘上，以块为单位进行条带化存储，最多允许坏一块盘，通过奇偶校验信息恢复数据。
读写性能较好，读性能优于写性能，磁盘利用率较高。
最少需要三块盘。		 $(n - 1) / n$，例如，当有5块磁盘时，磁盘利用率为80%
RAID 6 在RAID 5的基础上增加了一种校验码，最多允许坏两块盘，数据安全性更高，但性能相对较低，写性能比RAID 5更差。
最少需要四块盘。		 $(n - 2) / n$，比如，当有6块磁盘时，磁盘利用率约为66.7%
RAID 10 先进行镜像，再进行条带化，结合了RAID 0的高读写性能和RAID 1的数据冗余优势，允许一半的磁盘（每组镜像中的一个）损坏而不丢失数据。
最少需要四块盘，盘数必须是偶数。		 50%